; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+v,+f,+d \ ; RUN: -target-abi=ilp32d -verify-machineinstrs | FileCheck %s --check-prefix=RV32 ; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv64 -mattr=+v,+f,+d \ ; RUN: -target-abi=lp64d -verify-machineinstrs | FileCheck %s --check-prefix=RV64-i32 ; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+v,+f,+d \ ; RUN: -target-abi=lp64d -verify-machineinstrs | FileCheck %s --check-prefix=RV64-i64 define @lrint_nxv1f32( %x) { ; RV32-LABEL: lrint_nxv1f32: ; RV32: # %bb.0: ; RV32-NEXT: vsetvli a0, zero, e32, mf2, ta, ma ; RV32-NEXT: vfcvt.x.f.v v8, v8 ; RV32-NEXT: ret ; ; RV64-i32-LABEL: lrint_nxv1f32: ; RV64-i32: # %bb.0: ; RV64-i32-NEXT: vsetvli a0, zero, e32, mf2, ta, ma ; RV64-i32-NEXT: vfcvt.x.f.v v8, v8 ; RV64-i32-NEXT: ret ; ; RV64-i64-LABEL: lrint_nxv1f32: ; RV64-i64: # %bb.0: ; RV64-i64-NEXT: vsetvli a0, zero, e32, mf2, ta, ma ; RV64-i64-NEXT: vfwcvt.x.f.v v9, v8 ; RV64-i64-NEXT: vmv1r.v v8, v9 ; RV64-i64-NEXT: ret %a = call @llvm.lrint.nxv1iXLen.nxv1f32( %x) ret %a } declare @llvm.lrint.nxv1iXLen.nxv1f32() define @lrint_nxv2f32( %x) { ; RV32-LABEL: lrint_nxv2f32: ; RV32: # %bb.0: ; RV32-NEXT: vsetvli a0, zero, e32, m1, ta, ma ; RV32-NEXT: vfcvt.x.f.v v8, v8 ; RV32-NEXT: ret ; ; RV64-i32-LABEL: lrint_nxv2f32: ; RV64-i32: # %bb.0: ; RV64-i32-NEXT: vsetvli a0, zero, e32, m1, ta, ma ; RV64-i32-NEXT: vfcvt.x.f.v v8, v8 ; RV64-i32-NEXT: ret ; ; RV64-i64-LABEL: lrint_nxv2f32: ; RV64-i64: # %bb.0: ; RV64-i64-NEXT: vsetvli a0, zero, e32, m1, ta, ma ; RV64-i64-NEXT: vfwcvt.x.f.v v10, v8 ; RV64-i64-NEXT: vmv2r.v v8, v10 ; RV64-i64-NEXT: ret %a = call @llvm.lrint.nxv2iXLen.nxv2f32( %x) ret %a } declare @llvm.lrint.nxv2iXLen.nxv2f32() define @lrint_nxv4f32( %x) { ; RV32-LABEL: lrint_nxv4f32: ; RV32: # %bb.0: ; RV32-NEXT: vsetvli a0, zero, e32, m2, ta, ma ; RV32-NEXT: vfcvt.x.f.v v8, v8 ; RV32-NEXT: ret ; ; RV64-i32-LABEL: lrint_nxv4f32: ; RV64-i32: # %bb.0: ; RV64-i32-NEXT: vsetvli a0, zero, e32, m2, ta, ma ; RV64-i32-NEXT: vfcvt.x.f.v v8, v8 ; RV64-i32-NEXT: ret ; ; RV64-i64-LABEL: lrint_nxv4f32: ; RV64-i64: # %bb.0: ; RV64-i64-NEXT: vsetvli a0, zero, e32, m2, ta, ma ; RV64-i64-NEXT: vfwcvt.x.f.v v12, v8 ; RV64-i64-NEXT: vmv4r.v v8, v12 ; RV64-i64-NEXT: ret %a = call @llvm.lrint.nxv4iXLen.nxv4f32( %x) ret %a } declare @llvm.lrint.nxv4iXLen.nxv4f32() define @lrint_nxv8f32( %x) { ; RV32-LABEL: lrint_nxv8f32: ; RV32: # %bb.0: ; RV32-NEXT: vsetvli a0, zero, e32, m4, ta, ma ; RV32-NEXT: vfcvt.x.f.v v8, v8 ; RV32-NEXT: ret ; ; RV64-i32-LABEL: lrint_nxv8f32: ; RV64-i32: # %bb.0: ; RV64-i32-NEXT: vsetvli a0, zero, e32, m4, ta, ma ; RV64-i32-NEXT: vfcvt.x.f.v v8, v8 ; RV64-i32-NEXT: ret ; ; RV64-i64-LABEL: lrint_nxv8f32: ; RV64-i64: # %bb.0: ; RV64-i64-NEXT: vsetvli a0, zero, e32, m4, ta, ma ; RV64-i64-NEXT: vfwcvt.x.f.v v16, v8 ; RV64-i64-NEXT: vmv8r.v v8, v16 ; RV64-i64-NEXT: ret %a = call @llvm.lrint.nxv8iXLen.nxv8f32( %x) ret %a } declare @llvm.lrint.nxv8iXLen.nxv8f32() define @lrint_nxv16iXLen_nxv16f32( %x) { %a = call @llvm.lrint.nxv16iXLen.nxv16f32( %x) ret %a } declare @llvm.lrint.nxv16iXLen.nxv16f32() define @lrint_nxv1f64( %x) { ; RV32-LABEL: lrint_nxv1f64: ; RV32: # %bb.0: ; RV32-NEXT: vsetvli a0, zero, e32, mf2, ta, ma ; RV32-NEXT: vfncvt.x.f.w v9, v8 ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-i32-LABEL: lrint_nxv1f64: ; RV64-i32: # %bb.0: ; RV64-i32-NEXT: vsetvli a0, zero, e32, mf2, ta, ma ; RV64-i32-NEXT: vfncvt.x.f.w v9, v8 ; RV64-i32-NEXT: vmv1r.v v8, v9 ; RV64-i32-NEXT: ret ; ; RV64-i64-LABEL: lrint_nxv1f64: ; RV64-i64: # %bb.0: ; RV64-i64-NEXT: vsetvli a0, zero, e64, m1, ta, ma ; RV64-i64-NEXT: vfcvt.x.f.v v8, v8 ; RV64-i64-NEXT: ret %a = call @llvm.lrint.nxv1iXLen.nxv1f64( %x) ret %a } declare @llvm.lrint.nxv1iXLen.nxv1f64() define @lrint_nxv2f64( %x) { ; RV32-LABEL: lrint_nxv2f64: ; RV32: # %bb.0: ; RV32-NEXT: vsetvli a0, zero, e32, m1, ta, ma ; RV32-NEXT: vfncvt.x.f.w v10, v8 ; RV32-NEXT: vmv.v.v v8, v10 ; RV32-NEXT: ret ; ; RV64-i32-LABEL: lrint_nxv2f64: ; RV64-i32: # %bb.0: ; RV64-i32-NEXT: vsetvli a0, zero, e32, m1, ta, ma ; RV64-i32-NEXT: vfncvt.x.f.w v10, v8 ; RV64-i32-NEXT: vmv.v.v v8, v10 ; RV64-i32-NEXT: ret ; ; RV64-i64-LABEL: lrint_nxv2f64: ; RV64-i64: # %bb.0: ; RV64-i64-NEXT: vsetvli a0, zero, e64, m2, ta, ma ; RV64-i64-NEXT: vfcvt.x.f.v v8, v8 ; RV64-i64-NEXT: ret %a = call @llvm.lrint.nxv2iXLen.nxv2f64( %x) ret %a } declare @llvm.lrint.nxv2iXLen.nxv2f64() define @lrint_nxv4f64( %x) { ; RV32-LABEL: lrint_nxv4f64: ; RV32: # %bb.0: ; RV32-NEXT: vsetvli a0, zero, e32, m2, ta, ma ; RV32-NEXT: vfncvt.x.f.w v12, v8 ; RV32-NEXT: vmv.v.v v8, v12 ; RV32-NEXT: ret ; ; RV64-i32-LABEL: lrint_nxv4f64: ; RV64-i32: # %bb.0: ; RV64-i32-NEXT: vsetvli a0, zero, e32, m2, ta, ma ; RV64-i32-NEXT: vfncvt.x.f.w v12, v8 ; RV64-i32-NEXT: vmv.v.v v8, v12 ; RV64-i32-NEXT: ret ; ; RV64-i64-LABEL: lrint_nxv4f64: ; RV64-i64: # %bb.0: ; RV64-i64-NEXT: vsetvli a0, zero, e64, m4, ta, ma ; RV64-i64-NEXT: vfcvt.x.f.v v8, v8 ; RV64-i64-NEXT: ret %a = call @llvm.lrint.nxv4iXLen.nxv4f64( %x) ret %a } declare @llvm.lrint.nxv4iXLen.nxv4f64() define @lrint_nxv8f64( %x) { ; RV32-LABEL: lrint_nxv8f64: ; RV32: # %bb.0: ; RV32-NEXT: vsetvli a0, zero, e32, m4, ta, ma ; RV32-NEXT: vfncvt.x.f.w v16, v8 ; RV32-NEXT: vmv.v.v v8, v16 ; RV32-NEXT: ret ; ; RV64-i32-LABEL: lrint_nxv8f64: ; RV64-i32: # %bb.0: ; RV64-i32-NEXT: vsetvli a0, zero, e32, m4, ta, ma ; RV64-i32-NEXT: vfncvt.x.f.w v16, v8 ; RV64-i32-NEXT: vmv.v.v v8, v16 ; RV64-i32-NEXT: ret ; ; RV64-i64-LABEL: lrint_nxv8f64: ; RV64-i64: # %bb.0: ; RV64-i64-NEXT: vsetvli a0, zero, e64, m8, ta, ma ; RV64-i64-NEXT: vfcvt.x.f.v v8, v8 ; RV64-i64-NEXT: ret %a = call @llvm.lrint.nxv8iXLen.nxv8f64( %x) ret %a } declare @llvm.lrint.nxv8iXLen.nxv8f64()